# Advanced CPU Architecture and Hardware
# MIPS based MCU Architecture

## Final Project

**Maayan Sarig 206511776**
**Ido Mayerowicz 207180571**

**Date: 28.08.2025**

## מבוא

בפרוייקט זה בנינו MCU המכיל מעבד MIPS מסוג Pipeline, מעבד זה תומך בזיהוי וטיפול בפסיקות שונות. מבנה המעבד והתקשורת בין הרכיבים מבוצע ע"י 3 Bus –ים שונים (Control, Address, Data) כאשר כל אחד בעל תפקיד שונה. המערכת מתוארת באופן הבא:




**Figure 1 : MCU System architecture**

מטרות הפרוייקט:

- תכנון, סינתזה וניתוח של מעבד פשוט תואם *MIPS* עם מיפוי זכרון ו- *GPIO* ומערכת לטיפול בפסיקות.
- מימוש חומרה של מעבד *Pipeline*.

מימוש מעבד זה מבוצע ע"י חיבור ליחידת GPIO המפענחת הוראות המאוכסנות בזיכרון ובכך ניתן לבצע פעולות באמצעות ה LED, Seven Segments Hex, Switches ו- Keys.

מרחב הכתובות בזכרון ממופה באופן הבא:

```
#-------------------------------------------------------
#            MEMORY Mapped I/O
#-------------------------------------------------------
#define PORT_LEDR[7-0] 0x800 - LSB byte (Output Mode)
#------------------- PORT_HEX0_HEX1 --------------------
#define PORT_HEX0[7-0] 0x804 - LSB byte (Output Mode)
#define PORT_HEX1[7-0] 0x805 - LSB byte (Output Mode)
#------------------- PORT_HEX2_HEX3 --------------------
#define PORT_HEX2[7-0] 0x808 - LSB byte (Output Mode)
#define PORT_HEX3[7-0] 0x809 - LSB byte (Output Mode)
#------------------- PORT_HEX4_HEX5 --------------------
#define PORT_HEX4[7-0] 0x80C - LSB byte (Output Mode)
#define PORT_HEX5[7-0] 0x80D - LSB byte (Output Mode)
#-------------------------------------------------------
#define PORT_SW[7-0]   0x810 - LSB byte (Input Mode)
#-------------------------------------------------------
```



## יחידות המערכת:

### 1) Basic Timer with output comparing capabilities

מימשנו את הרכיב ע"פ השרטוט הבא:




זהו רכיב המבצע מנייה ע"פ אותות הבקרה שמגיעים ב Control Bus ומהמידע הנמצא ברגיסטרים המחוברים למערכת. לרכיב יכולת להרים פסיקה וכמו כן יכולת מנייה ע"פ שעונים שונים.

### 2) FIR filter HW-Accelerator

מימשנו את הרכיב ע"פ השרטוט הבא:




FIFOREN synchronizer functional diagram

זהו רכיב מאיץ חומרה בעל מסנן מסוג FIR, רכיב זה כולל בתוכו מסנכרן שעונים לצורך סינכרון השעון שנכנס אליו מהתור (FIFOCLK) שהינו שעון מהיר במספר סדרי גודל משעון נוסף - ה FIRCLK (ביצוע החישוב ואיכסונו לוקח זמן רב באופן יחסי).

המערכת מוציאה פלט המהווה חישוב לצורך שיערוך אות מקור אליו נוסף רעש.

**<u>מימוש המערכת</u>**

במעבדה מספר 5 מימשנו מעבד MIPS בתצורת Pipeline, מימשנו את היחידות השונות: IFATCH, IDECODE, EXECUTE, MEMORY, FORWARDING UNIT, HAZARD DETECTION UNIT, CONTROL כאשר את חלקן שינינו.

**השינוייים שבוצעו:**

IFATCH – הוספת אופציית הסתעפות כתלות בפסיקה, יכולת השהייה של המערכת בעת טיפול בפסיקה שנכנסה (עצירת ה Pipeline).

IDECODE – הוספת קידוד של רגיסטרים עבור טיפול ב GIE וב EPC.

CONTROL – הוספת יכולת FLUSH עבור קבלת פסיקה.

MIPS – יצירת מכונת מצבים FSM אשר מטפלת בפסיקות, מימוש ה EPC (חיבורו למערכת), מימוש חיבוריות ה BUS-ים.

כמו כן למערכת הוספנו יחידות חדשות:

Interrupt Controller – מפענח ומנהל את דגלי הפסיקות ואחראי על כתובת הסתעפות בטיפול ב ISR.

Input Per – טיפול בכתיבת מידע לתוך ה Data Bus כחלק מ GPIO.

Output Per – טיפול בקריאת מידע מה- Data Bus כחלק מ GPIO.

GPIO – יחידה המתכללת את חיבור היחדות הפריפריאליות אל ה- Data Bus.

Address Decoder – מפענחת כתובת עבור פניה ליחידות פריפריאליות.

MCU – יחידה המתכללת את ליבת המערכת בתוכה נמצאת יחידת העיבוד והיא זו המקשרת בין כל היחידות של המערכת.

# במעבדה זו השתמשנו בערכה $DE10-Standard$, הקצאת הפינים תתבצע ע"פ הוראות היצרן.

## מימוש RTL של כל מודול במערכת

RTL של כלל המערכת



## Interrupt Controller






## GPIO






## Address Decoder






MIPS


MIPS:CPU
8'h0 BPADDR_i[7..0]
DataBus_io[31..0]
INTR_i
clk_i
rst_i
AddressBus_o[31..0]
ControlBus_o[7..0]
GIE_o
INTA_o
MemRead_ctrl_o
MemWrite_ctrl_o



FIR


FIR:FIR_connect
CLR_IRQ_r_i[7..0]
COEF0_i[7..0]
COEF1_i[7..0]
COEF2_i[7..0]
COEF3_i[7..0]
COEF4_i[7..0]
COEF5_i[7..0]
COEF6_i[7..0]
COEF7_i[7..0]
FIFOCLK_i
FIFORST_i
FIFOWEN_i
FIRCLK_i
FIRENA_i
FIRIN_i[31..0]
FIROUT_read_DataBus_ctrl_i
FIRRST_i
GIE_i
FIFOEMPTY_o
FIRIFG_o
FIROUT_o[31..0]



## Basic Timer


Basic_Timer:Timer_connect
BTCCR0_i[31..0]
BTCCR1_i[31..0]
BTCLR_i
BTHOLD_i
BTIPx_i[1..0]
BTOUTEN_i
BTOUTMD_i
BTSSELX_i[1..0]
MCLK_i
BTIFG_o
PWM_out_o



## נתיב קריטי



הנתיב הקריטי שקיבלנו עובר בחיבור הDataBus לבין מערכת הMIPS. כערך מסוג inout הוא מחובר גם לכניסה וגם למוצא ולכן יש להתחשב בנתיב הקריטי במעבר שלו דרך המערכות המסובכות שבתוך ה MIPS. כתוצאה מכך, הגיוני לנו שהנתיב הארוך ביותר יתקבל עבור מעבר ארוך שכזה בחומרה.

## תדר מקסימלי (ע"פ נתיב קריטי)

| | Fmax | Restricted Fmax | Clock Name | Note |
|---|---|---|---|---|
| 1 | 25.82 MHz | 25.82 MHz | \G0:MCLK\|altpll_component\|auto_generated\|generic_pll1~PLL_OUTPUT_COUNTER\|divclk | |

## שימוש בלוגיקה ($Logic\ Usage$)

**Analysis & Synthesis Resource Usage Summary**

<<Filter>>

| | Resource | Usage |
|---|---|---|
| 2 | | |
| 3 | Combinational ALUT usage for logic | 2244 |
| 1 | -- 7 input functions | 9 |
| 2 | -- 6 input functions | 1083 |
| 3 | -- 5 input functions | 468 |
| 4 | -- 4 input functions | 266 |
| 5 | -- <=3 input functions | 418 |
| 4 | | |
| 5 | Dedicated logic registers | 2177 |
| 6 | | |
| 7 | I/O pins | 64 |
| 8 | Total MLAB memory bits | 0 |
| 9 | Total block memory bits | 17152 |
| 10 | | |
| 11 | Total DSP Blocks | 9 |
| 12 | | |
| 13 | Total PLLs | 1 |
| 1 | -- PLLs | 1 |
| 14 | | |
| 15 | Maximum fan-out node | PLL:\G0:MCLK\|altpll:altpll_compone...generated\|wire_generic_pll1_outclk |
| 16 | Maximum fan-out | 1783 |
| 17 | Total fan-out | 21438 |
| 18 | Average fan-out | 4.60 |

## Signal Tap

התבקשנו לבצע וריפיקציה של החומרה בעזרת ה Signal Tap, ביצענו הרצה של טסט 4 של מערכת ה-interrupt.

| Node | | | Data Enable | Trigger Enable | Trigger Conditions |
|---|---|---|---|---|---|
| Type | Alias | Name | 241 | 241 | 1 ✓ Basic AND |
| | | KEY1_i | ✓ | ✓ | |
| | | KEY2_i | ✓ | ✓ | |
| | | KEY3_i | ✓ | ✓ | |
| | | PWM_out_o | ✓ | ✓ | |
| | | rst_i | ✓ | ✓ | |
| | | BTCCR0_w[31..0] | ✓ | ✓ | XXXXXXXXh |
| | | BTCCR1_w[31..0] | ✓ | ✓ | XXXXXXXXh |
| | | HEX0_o[6..0] | ✓ | ✓ | XXh |
| | | HEX1_o[6..0] | ✓ | ✓ | XXh |
| | | HEX2_o[6..0] | ✓ | ✓ | XXh |
| | | HEX3_o[6..0] | ✓ | ✓ | XXh |
| | | HEX4_o[6..0] | ✓ | ✓ | XXh |
| | | HEX5_o[6..0] | ✓ | ✓ | XXh |
| | | LED_o[7..0] | ✓ | ✓ | XXh |
| | | FIRIN_w[31..0] | ✓ | ✓ | XXXXXXXXh |
| | | switch_i[7..0] | ✓ | ✓ | XXh |
| | | INTERRUPT_unit:Intr_Controller\|GIE_i | ✓ | ✓ | |
| | | INTERRUPT_unit:Intr_Controller\|INTA_i | ✓ | ✓ | |
| | | INTERRUPT_unit:Intr_Controller\|IRQ_w[7..0] | ✓ | ✓ | XXh |
| | | INTERRUPT_unit:Intr_Controller\|IFG_w[7..0] | ✓ | ✓ | XXh |
| | | FIR:FIR_connect\|FIROUT_o[31..0] | ✓ | ✓ | XXXXXXXXh |
| | | FIR:FIR_connect\|FIRIN_i[31..0] | ✓ | ✓ | XXXXXXXXh |

קיבלנו את דיאגרמת הגלים הבאה עבור גירוי המערכת עם ירידה של קו בקרה inta אשר אחראי על הודעת חיווי ל-interrupt controller כי התקבלה הדרישה לפסיקה ב- MIPS.




## אחסון בזכרון

נראה כי קיימת זהות מוחלטת בין הערכים הנדרשים לרשימה בזיכרון לבין הסימולציה:

הערכים הרצויים:

```
0xb7343,0x20f4a5,0x362cf2,0x51b92d,0x6fd287,
0x8cb66f,0xacb66f,0xc82f3f,0xd1e512,0xcd0cad,
0xc4c2d9,0xb3cf82,0x9ae675,0x83484c,0x6520bc,
0x4c71bb,0x3748a4,0x2876e5,0x212977,0x1f9618
```

MEM1/data_memory/MEMORY/m_mem_data_a - Default

| | | | | |
|---|---|---|---|---|
| 0000008b | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000087 | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000083 | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000007f | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000007b | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000077 | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000073 | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000006f | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000006b | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000067 | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000063 | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000005f | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000005b | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000057 | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000053 | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000004f | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000004b | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000047 | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000043 | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000003f | 00000000 | 00000000 | 00000000 | 00000000 |
| 0000003b | 00000000 | 00000000 | 00000000 | 00000000 |
| 00000037 | 00000000 | 00000000 | 001F9618 | 00212977 |
| 00000033 | 002876E5 | 003748A4 | 004C71BB | 006520BC |
| 0000002f | 0063484C | 007AE675 | 0093CF82 | 00A4C2D9 |
| 0000002b | 00AD0CAD | 00B1E512 | 00A82F3F | 008CB66F |
| 00000027 | 008CB66F | 006FD287 | 0051B92D | 00362CF2 |
| 00000023 | 0020F4A5 | 000B7343 | 00000014 | 00482C2E |
| 0000001f | 002D0853 | 000EB9EB | 00000000 | 00164E73 |
| 0000001b | 000EC383 | 002A2DF2 | 0029826D | 0054C726 |
| 00000017 | 006773C8 | 008547E4 | 00A948B6 | 00DBC67B |
| 00000013 | 01000000 | 00E71F3F | 00F0CAD5 | 00DC61D8 |
| 0000000f | 00A9C269 | 00AC0B0B | 005B9A1E | 20202020 |
| 0000000b | 20202020 | 00000000 | 00003190 | 00003190 |
| 00000007 | 0000311C | 00003104 | 000030EC | 00003134 |

לגבי הערכים המתקבלים בהרצה לאחר סינתזה, אנו מקבלים כי לא הצלחנו לקבל את הדגימה האחרונה במוצא המערכת, כל שאר התוצאות המתקבלות נכונות.

Instance 1: DTCM

| | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|
| 000000 | 00 00 30 00 | 00 00 31 D0 | 00 00 31 D0 | 00 00 31 DC | 00 00 31 34 | 00 00 30 EC | 00 00 31 04 | 00 00 31 1C | 00 00 31 90 | 00 00 31 90 |
| 00000a | 00 00 00 00 | 20 20 20 20 | 20 20 20 20 | 00 5B 9A 1E | 00 AC 0B 0B | 00 A9 C2 69 | 00 DC 61 D8 | 00 F0 CA D5 | 00 E7 1F 3F | 01 00 00 00 |
| 000014 | 00 DB C6 7B | 00 A9 48 B6 | 00 85 47 E4 | 00 67 73 C8 | 00 54 C7 26 | 00 29 82 6D | 00 2A 2D F2 | 00 0E C3 83 | 00 16 4E 73 | 00 00 00 00 |
| 00001e | 00 0E B9 EB | 00 2D 08 53 | 00 48 2C 2E | 00 00 00 14 | 00 00 00 00 | 00 0B 73 43 | 00 20 F4 A5 | 00 36 2C F2 | 00 51 B9 2D | 00 6F D2 87 |
| 000028 | 00 8C B6 6F | 00 8C B6 6F | 00 A8 2F 3F | 00 B1 E5 12 | 00 AD 0C AD | 00 A4 C2 D9 | 00 93 CF 82 | 00 7A E6 75 | 00 63 48 4C | 00 65 20 BC |
| 000032 | 00 4C 71 BB | 00 37 48 A4 | 00 28 76 E5 | 00 21 29 77 | 00 00 00 00 | 00 00 00 00 | 00 00 00 00 | 00 00 00 00 | 00 00 00 00 | 00 00 00 00 |